这里说的就是富士通 Monaka，全球首款商用2nm 3D堆叠CPU：2nm计算芯粒 + 5nm缓存芯粒面对面混合键合垂直叠放。

✅ 怎么省空间？
一句话：从平面摊开，改成垂直“叠楼”，走Z轴
1. 计算核心和缓存上下叠放，而不是并排平铺
传统CPU把L3缓存、核心都摊在同一块硅片上，越做越大。Monaka把2nm计算die放上层，大容量SRAM缓存die直接贴在它正下方，封装占地面积大幅缩小。
2. 异构芯粒拆分，不全部硬上2nm
只有频繁计算的CPU核心用昂贵2nm；缓存、I/O控制器用成熟5nm。2nm面积只占总硅面积不到30%，在更小的空间里塞进144核+超大片上缓存，同时控制良率和成本。
3. 高密度混合键合（Face-to-Face Hybrid Bonding）
亿万级微米级垂直互联，不需要粗大的硅中介层走线，层与层贴得极紧，不会额外占用横向面积。
✅ 怎么省电？
芯片耗电大头不是晶体管计算本身，而是数据来回搬运（走线功耗），这是3D堆叠省电的核心逻辑：
1. 信号距离从长横线，变成很短的垂直“电梯”
核心和L3缓存紧贴在一起，数据不用在硅片上横跨很远的金属线。走线变短 → 寄生电容变小 → 充放电功耗大幅下降，同时延迟更低、带宽暴涨。
2. 2nm GAA晶体管本身底子省电
2nm是全环绕栅极GAA，对电流控制力更强、漏电流更低，同等算力下，核心本身的开关功耗就比3nm/5nm更低。
3. 就近缓存，减少对外内存访问
超大容量L3缓存直接堆叠在核心底下，更多数据放在“家门口”，减少去外部DDR内存读取，而内存访问是服务器芯片非常耗电的环节。富士通称同等算力下服务器整机功耗可以减半。
⚠️ 代价（短板）
堆叠之后热密度更高，上层核心的热量要穿过下层缓存才能散出去，对散热设计要求很高；Monaka专门做了优化，做到标准空冷可用，但依然是3D堆叠的主要难题。

通俗总结
传统芯片：平房，所有人挤一层，来回走路很远，占很大一块地；
2nm 3D堆叠CPU：高层写字楼，计算层、缓存层分层叠着，电梯直达，通勤距离极短，同样算力占地更小、跑腿耗电更少。