一句话导读:HotChips 2026(8 月 24-26 日,斯坦福大学)上,三星与 SK 海力士不约而同地把 HBM4 的"重头戏"从 DRAM 颗粒转移到 Base Die 逻辑工艺——三星采用 4nm 自研逻辑工艺 + 1c DRAM CDie 11.7Gbps → 13Gbps 提升,实现单堆栈 3.3TB/s;SK 海力士联合台积电 12nm 工艺 + 引入 Intel EMIB 用于 HBM4 2.5D 集成,绕开 CoWoS 产能瓶颈。HBM4 已从"存储器件"转为"存储+逻辑+封装+IP+EDA 一体化系统",存储厂必须与逻辑代工厂/IP 厂深度协同才能闭环——这是 HBM 产业 10 年来最大的产业链结构性变化。 名词速读
HBM4:高带宽内存第 4 代(HBM3e 8/12 层 → HBM4 12/16 层堆叠),单堆栈带宽 ≥3.3TB/s(较 HBM3e 的 1.2TB/s 翻 2.75 倍);HBM4 首次引入"Base Die 逻辑化"——底层逻辑芯片承担内存控制、PHY 物理层、信号完整性、热管理等系统功能。
Base Die:HBM 堆叠中最底层的逻辑芯片(区别于上层 DRAM Die),承担内存控制器、PHY 物理层、训练/温度补偿、信号完整性、电源管理等系统功能;HBM4 之前 Base Die 多采用 28nm/14nm 成熟工艺,HBM4 切换到 7nm 以下先进工艺(三星 4nm / SK 海力士 12nm / Micron 7nm)。
CoWoS:台积电 Chip-on-Wafer-on-Substrate,大面积硅中介层 2.5D 先进封装,全球月产能仅 5-8 万片晶圆,被 NVIDIA Rubin、AMD MI355、谷歌 TPU v7、AWS Trainium3 瓜分完毕。
EMIB:Intel Embedded Multi-die Interconnect Bridge,局部微型硅桥 + 有机基板,封装成本比 CoWoS 低 30-40%、封装高度比 CoWoS 矮 50%+;谷歌 TPU 已纳入选型,SK 海力士 HBM4 引入 EMIB 作为 CoWoS 的替代方案。
混合键合 3D:Cu-Cu 或 Cu-SiO₂ 直接键合(无需 TSV 凸点),高密度互连路径;HBM5(预计 2028 年)将全面采用混合键合 3D 替代 TSV 堆叠。
---
一、HotChips2026 三组关键数据:三星 4nm、SK 12nm、EMIB 引入
HotChips 2026(2026/8/24-26,斯坦福大学)上,三星电子 DS 部门 HBM 首席工程师金泰俊与 SK 海力士 HBM 高级技术总监共同发表 HBM4 主题演讲,披露三组关键数据(联合新闻网 udn 10/15、Firecat-Web 10/15、星战科技 Xingzhan 10/15、编程知识 10/15 同步编译报道):
三星 HBM4:4nm 自研 Base Die + 1c CDie 13Gbps:
Base Die 工艺:三星自研 4nm 逻辑工艺(SF4),对比 HBM3e 使用的 14nm 工艺,晶体管密度提升约 3 倍;
DRAM Die:三星第六代 1c DRAM(CDie),单 pin 速率 11.7Gbps(HBM3e)→ 13Gbps(HBM4),单堆栈 12 层堆叠 + 1024-bit 接口,单堆栈带宽 3.3TB/s;
量产时间:2026 Q4 量产,首批客户为英伟达 Rubin Ultra + 谷歌 TPU v7 + AWS Trainium3。
SK 海力士 HBM4:台积电 12nm Base Die + EMIB 集成:
Base Die 工艺:SK 海力士与台积电合作,采用台积电 12nm 逻辑工艺(N12),对比 HBM3e 使用的 1y/1a DRAM 工艺,Base Die 独立设计;
DRAM Die:SK 海力士第五代 1b DRAM(BDie),单 pin 速率 11.7Gbps(HBM3e)→ 12.8Gbps(HBM4),单堆栈 12 层堆叠 + 1024-bit 接口,单堆栈带宽 3.0TB/s;
封装路径:引入 Intel EMIB(Embedded Multi-die Interconnect Bridge)用于 HBM4 + GPU 的 2.5D 集成,绕开台积电 CoWoS-L 产能瓶颈;
量产时间:2026 Q4 量产,首批客户为英伟达 Rubin(部分)+ 谷歌 TPU v7 + AMD MI355X。
Micron HBM4:7nm Base Die + TSV 堆叠:
Micron HBM4 采用 7nm 第三方代工 Base Die + 1β DRAM 颗粒,单 pin 速率 12Gbps,单堆栈 12 层堆叠 + 1024-bit 接口,单堆栈带宽 2.9TB/s;
量产时间:2027 Q1 量产,首批客户为 AMD MI355X + 微软 Maia 300。
---
二、Base Die 逻辑化的三个产业含义
第一个含义:HBM 不再是"存储厂能闭环的事"。HBM4 之前,Base Die 多采用 28nm/14nm 成熟工艺,SK 海力士、三星、Micron 三大存储厂可独立完成 Base Die 设计;但 HBM4 切换到 7nm 以下先进工艺后,存储厂自身没有先进逻辑工艺产能,必须与逻辑代工厂(台积电、三星 Logic Foundry)或第三方 IP 厂(芯原微、新思、Marvell PHY IP)深度协同——这是 HBM 产业 10 年来最大的产业链结构性变化。
第二个含义:封装方案之争进入"双轨制"。HBM4 之前,CoWoS(台积电)是 AI GPU/ASIC 2.5D 集成的"唯一选项";HBM4 之后,SK 海力士选择 EMIB(Intel)作为 CoWoS 的替代方案,封装成本下降 30-40%、封装高度下降 50%+;但 EMIB 的硅桥尺寸有限(单桥 ≤10×10mm),大型 GPU(>600mm²)仍需 CoWoS-L。这是台积电 CoWoS-L 与 Intel EMIB 之间的"双轨竞争"。
第三个含义:中国大陆 HBM 路径选择增加。CoWoS 受限(台积电对华先进封装受 BIS 10/7 新规限制)+ Intel EMIB 可"非台积电路径"+ 长鑫 HBM3 8 层堆叠 + 长鑫 349 亿扩产(详见 M1)——中国大陆 HBM 路径出现"非台积电封装"的潜在选项,但实际落地仍需 3-5 年技术积累。
---
三、三家 HBM 厂的竞争格局:三星反超、SK 守擂、Micron 追赶
三星反超:Counterpoint Research 2026 Q3 HBM 市场份额数据显示,三星 HBM 市场份额从 2026 Q1 的 21%(SK 海力士 45%、Micron 28%)反超至 2026 Q3 的 33%(SK 海力士 30%、Micron 28%、长鑫 5%、南亚科技 4%);三星 HBM4 4nm 自研 Base Die 路径是反超的核心变量——客户对"自研 4nm 工艺"的供应链自主性更放心。
SK 守擂:SK 海力士 HBM 份额从 45% 降至 30%,但仍是 NVIDIA Rubin / AMD MI355 的核心供应商;SK 海力士与台积电 12nm Base Die 合作 + EMIB 集成方案,获得了 NVIDIA "供应链 B 计划"的关键角色——SK 海力士在 HBM4 周期仍是"出货量第一"。
Micron 追赶:Micron HBM 份额稳定在 28%(美光 HBM3e 12 层堆叠仍占英伟达 H100/H200 市场份额约 30%);Micron HBM4 7nm Base Die + 1β DRAM 颗粒路径,量产时间比三星/SK 海力士晚 3-6 个月,市场份额预计在 2027 Q2 达 30%+。
---
产业链全景
上游(晶圆 + DRAM 颗粒 + 逻辑代工 + IP):三星/SK 海力士/Micron 提供 DRAM 颗粒;台积电 N12 / 三星 SF4 / Intel 7 提供 Base Die 逻辑工艺;芯原微、新思、Marvell、Cadence 提供 HBM PHY IP;三星/SK/Micron 三大存储厂合计控制全球 DRAM 颗粒 95%+ 市场份额。
中游(HBM 集成封装):三星 HBM4(HBM Base Die 自研 4nm + 自家 4nm 封装)+ SK 海力士(HBM Base Die 台积电 12nm + EMIB + 自家 TSV);封装端台积电 CoWoS-L / 三星 4nm Base Die / Intel EMIB 三大路线并存;HBM 集成封装是中游价值最集中的环节。
下游(AI GPU + AI ASIC + AI 服务器):NVIDIA Rubin / B100 / B200 / GB200 系列(主要采用 SK 海力士 HBM4、部分三星)、AMD MI325X / MI355(Micron HBM3e / 三星 HBM4)、谷歌 TPU v6 / v7(三星 HBM4 与 EMIB)、AWS Trainium2 / 3(三星 / SK)、Meta MTIA v3(三星 HBM4)——AI GPU/ASIC 是 HBM 唯一的下游客户群。
配套(EDA + 量测 + 测试):是德科技、安捷伦、新思 PCIe、Cadence、Synopsys 提供 HBM PHY 测试与 PCIe 5.0/6.0 测试方案;工艺端 Keysight PAM4 示波器、FormFactor 探针台、Advantest V93000 测试机。整体看,HBM 毛利率 70%+(较 DRAM 行业平均 30-50% 大幅溢价),先进封装服务毛利率 40-50%。
中国卡点:HBM3e/4 量产尚需突破(长鑫 HBM3 8 层良率 65% vs SK 海力士 90%+);EMIB 国产化空白(中国大陆无对标方案);CoWoS 全球月产能仅 5-8 万片晶圆,中国大陆 AI 芯片国产化路径需"非台积电封装"路径(如长电科技 XDFOI、甬矽电子 Fo-EB、华天科技 eSinCSP);HBM PHY IP 仍由海外主导(新思/Marvell/Cadence 占 90%+ 份额)。
---
商业模式与价值链
投入:HBM 单堆栈研发 CAPEX 约 5-8 亿美元(含 Base Die 工艺 + DRAM 颗粒 + TSV 堆叠 + 测试);CoWoS 月产能扩 1 万片晶圆约投资 30 亿美元(台积电 CoWoS-L 扩产计划 2026-2028 累计投资 100 亿美元);EMIB 产线建设相对轻资产,但 Intel 18A 工艺需配套投入 40-50 亿美元。
计费:HBM3e 12GB 单价 200-280 美元(NVIDIA 配套溢价 30-50%、第三方采购溢价 15-25%);HBM4 12 层单堆栈预计单价 320-450 美元(HBM4 溢价 50%+);HBM4 16 层单堆栈预计单价 450-650 美元;Base Die 单独计价占 HBM 总成本 25-30%。
回报期:先进封装产能扩产 24-30 个月爬产;HBM4 周期毛利率 60-70%;SK 海力士 HBM4 业务预计 2027 年贡献 30%+ 营收;三星 HBM4 业务预计 2027 年贡献 25%+ 营收。
客户绑定度:极高——HBM 客户在设计阶段即确定 HBM 型号(HBM3e 12 层 vs HBM4 12/16 层);HBM 切换需 GPU 重新设计 PHY、验证信号完整性、热管理,迁移成本 ≥6 个月;NVIDIA、AMD、谷歌、AWS 等头部客户均与单一 HBM 厂签 3 年期长期合约(LTA)。
---
⚖️ 法律与合规层
HBM4 Base Die 切换逻辑工艺涉及出口管制实体清单:美国 BIS 2026/10/7 新规再次限制中国 14nm/18nm 工艺节点的设备交付,直接影响三星/SK 海力士对华 HBM 出口;三星/SK 海力士已申请对华 HBM 出口许可但被限制(BIS 2026/10/8 公告),HBM3e/HBM4 对华出口需走"许可通道",实际获批率仅 15-20%;EMIB 转单 Intel vs 台积电 CoWoS 的供应链政治博弈:Intel 18A 产能是隐患(若 Intel 18A 产能不足,SK 海力士 EMIB 路径将受拖累);知识产权:HBM 堆叠 TSV 技术专利在 Micron/三星/SK 之间交叉许可,中国厂商入局需重金收购或自研(长鑫 HBM 专利积累约 1500 项,SK 海力士约 8000 项,三星约 6500 项,Micron 约 7500 项)。
---
四、未来 12 个月三个关键变量
HBM4 12 层堆叠量产爬坡:三星、SK 海力士 2026 Q4 量产 HBM4 12 层堆叠,首批客户 NVIDIA Rubin / 谷歌 TPU v7 / AWS Trainium3;12 层良率从 65-75% 爬坡至 85%+ 是关键——若良率低于 80%,HBM4 单价溢价将无法兑现。
EMIB 商业化验证:SK 海力士 HBM4 + GPU EMIB 2.5D 集成方案 2027 Q1 完成首批出货,客户验证是 EMIB "替代 CoWoS" 路径的关键;若 EMIB 在大型 GPU(>600mm²)上验证成功,封装市场将进入"CoWoS-L + EMIB"双轨制;若验证失败,SK 海力士 HBM4 仍需排队 CoWoS-L 产能。
HBM4 16 层堆叠量产时间表:HBM4 16 层堆叠(单堆栈带宽 ≥4.4TB/s)预计 2027 Q3 量产,客户为 NVIDIA Rubin Ultra / AMD MI400;16 层堆叠 TSV 良率是最大挑战——若良率低于 70%,16 层量产将推迟至 2028 Q1,直接影响 2027 H2 AI GPU 出货。
---
结语:HBM 已从"存储器件"转为"一体化系统"
HotChips2026 上三星与 SK 海力士的"Base Die 逻辑化对决"只是表象,本质是 HBM 产业链的结构性重塑——存储厂 + 逻辑代工厂 + 封装厂 + IP 厂 + EDA 厂五方协同,才能交付一颗 HBM4。SK 海力士引入 Intel EMIB 是为了绕开台积电 CoWoS 产能瓶颈,三星选择自研 4nm Base Die 是为了供应链完全自主,Micron 选择 7nm 第三方代工是成本与自主的折中。三家路径之争决定了未来 12-24 个月 HBM 市场的份额走向。
而对中国大陆而言,长鑫 HBM3 8 层堆叠 + 349 亿资本扩产(详见 M1)+ 长电科技 XDFOI / 甬矽电子 Fo-EB / 华天科技 eSinCSP 的"非台积电封装"路径,能否在 2027-2028 年打破"三星 + SK + Micron"三家垄断,是国产 AI 算力"芯片 + 内存 + 封装"全链条自主可控的终极考验。
数据来源:HotChips 2026(2026/8/24-26,斯坦福大学)三星电子 DS 部门 HBM 首席工程师金泰俊主题演讲、SK 海力士 HBM 高级技术总监主题演讲、联合新闻网 udn 2026/10/15《HotChips2026 三星 vs SK HBM4 Base Die 逻辑化对决》、Firecat-Web 10/15、星战科技 Xingzhan 10/15、编程知识 10/15《HBM4 Base Die 工艺路径》、Counterpoint Research 2026 Q3 HBM 市场份额数据、BIS 美国商务部工业与安全局 2026/10/7 新规、2026/10/8 对华 HBM 出口许可公告。