摘要：HotChips 2026 大会上，三星与 SK 海力士披露 HBM4 演进路线图——核心优化从"DRAM 颗粒速度"转移到"Base Die 逻辑工艺 + 混合键合 + 异构封装"。三星 HBM4 用自研 4nm 逻辑工艺 + 1cDRAM CDie，引脚速率 11.7Gbps（可扩 13Gbps）、单堆栈带宽 3.3TB/s；SK 海力士用台积电 12nm 逻辑工艺、引入 Intel EMIB 用于 HBM4 2.5D 集成，使 CoWoS 不再唯一。HBM4 已不是"存储厂可闭环的器件"，而是存储厂 + 逻辑代工厂 + IP 厂商 + EDA 厂商共同设计的系统产品。---
一、HBM4 路线拐点：从"颗粒提速"到"系统优化"
过去三代 HBM（HBM2/HBM3/HBM3e）的核心优化都在 DRAM 颗粒（速度、堆叠层数、I/O 带宽），Base Die（底部逻辑芯片）只承担简单功能（简单的控制 + 物理层）。
但 AI 大模型训练对 HBM 的要求已逼近"传统摩尔缩放 + 二维封装"的物理极限：
GPU 主频与显存时钟失配（HBM3e 时钟 ~1GHz vs GPU 2-3 GHz）
大规模训练需要 12-16 层堆叠（而非 8 层）
多芯片互连需要更复杂的信号完整性管理
HotChips 2026 上三星与 SK 海力士明确：HBM4 的核心突破口是"Base Die 的系统性重构"——把原本简单的逻辑芯片升级为 4nm / 12nm 先进工艺的复杂 SoC。
---
二、三星路线：自研 4nm Base Die + 1cDRAM CDie + 11.7Gbps 起步
三星 HBM4 / HBM4E 的 Base Die 用自家 4nm 逻辑工艺，CDie 用 1c DRAM 节点（业内最新 DRAM 工艺）。
性能规格：
引脚速率：11.7Gbps（可扩至 13Gbps）
单堆栈带宽：3.3TB/s（较 HBM3e 1.2TB/s 翻了 2.75 倍）
三星的优势与劣势：
优势：自研 4nm Base Die = 单一公司闭环；信号完整性优化、温度管理、I/O 控制都可统一调度
劣势：4nm 工艺与 DRAM 工艺深度耦合，需要更多内部产能 + 研发投入
---
三、SK 海力士路线：台积电 12nm Base Die + Intel EMIB 替代 CoWoS
SK 海力士 HBM4 的 Base Die 采用台积电 12nm 逻辑工艺，与台积电形成深度合作。
SK 海力士同步披露 Intel EMIB（Embedded Multi-die Interconnect Bridge）用于 HBM4 2.5D 系统集成：
局部嵌入微型硅桥 + 有机基板布线
谷歌 TPU 已将 EMIB 纳入选型清单
优势：成本低于 CoWoS、突破光罩尺寸限制
劣势：硅桥上高密度信号场景下与全硅中介层有差距
SK 海力士的路线意味着：
Base Die 与台积电协作——SK 海力士必须拿到台积电 12nm 产能配额
封装路径多元化——CoWoS、EMIB、可选 TGV（玻璃中介层）三条路径同时推进
---
四、三大封装路径并存：CoWoS + EMIB + TGV 的"三足鼎立"
HBM4 体系下，先进封装路线已不再单一：
CoWoS（台积电）：全硅中介层 + 大面积互连，性能最好但产能受限
EMIB（Intel）：局部硅桥 + 有机基板，成本可控，谷歌 TPU 试点
TGV（玻璃中介层，多家厂商）：未来低成本路径，2027-2028 放量
HotChips 2026 表明：CoWoS 不再唯一，全球先进封装进入"三足鼎立"路线。
---
五、信号完整性 + PHY + 近存计算：Base Die 复杂化的三大趋势
Base Die 复杂化的核心驱动力：
PHY 电路优化：4nm / 12nm 工艺的 PHY 单元可以承载更高 I/O 密度（HBM4 的 PHY 通道数从 HBM3e 的 1024 个 / 通道扩至 2048 个）
部分内存控制下沉：把部分原本在 GPU 上的内存控制逻辑下沉到 Base Die，释放 GPU 硅片面积
近存计算空间：Base Die 可以承担部分计算功能（如数据筛选、压缩），减少 CPU/GPU 到 DRAM 的数据搬运
这意味着 HBM4 的 Base Die 设计正在逼近一个"mini SoC"：工艺 4nm / 12nm、面积约 100mm²、晶体管数 10 亿+。
---
六、对中国的产业影响：HBM4 Base Die 国产化的拐点
对中国 DRAM / AI 芯片产业，HBM4 的逻辑化趋势带来三个影响：
短期（1-2 年）：
长鑫 HBM3 8 层良率突破是首要任务
中芯国际 14nm 工艺需要承担可能的 HBM4 Base Die 国产替代路径
国产 EDA（概伦电子、华大九天）必须加快对 HBM4 PHY + Base Die 设计的支持
中期（3-5 年）：
国产 14nm / 12nm 工艺可否承担 HBM4 Base Die 是关键变量
国产先进封装（CoWoS 国产化 / EMIB 替代路径 / TGV）能否同步推进
长鑫 + 中芯国际 + EDA + 封测的协同效率
---
七、判断：HBM4 不是"存储厂的内存"，而是"系统协同产品"
HBM4 的本质变化是：从单一存储器件转为多厂协同的系统产品。存储厂必须与逻辑代工厂 + IP 厂商 + EDA 厂商深度协同，封装路径多元化，单一公司闭环研发模式被打破。
短期看三星 vs SK 海力士的路线分化能否在 2027 年收敛；
长期看 CoWoS / EMIB / TGV 三种封装路径能否共同实现 2028 年产业化。